DAC
DACの製作記事です
[TOP] [すくすくBLOG]

PHONO EQについて
昨年11月に公表しましたPHONO EQについてお知らせします。

基板組立が完了し火入れ動作を確認しました。

機能は変更無く、AITの特徴であるFULL BALANCE構成としています。
つまりPICKUPからの信号線を、従来は一方をGNDに接続していますが、GNDは専用端子に接続するようになります。
これによりハム等の外来雑音妨害が軽減できるようになります。

入力抵抗は帰還抵抗で設定する方法ですので実接続時のS/N低下が少なくなります。通常PICKUP抵抗の2〜3倍の抵抗で終端しますが、このため信号の大きさが2〜3dB小さくなり、さらに信号源抵抗が大きくなると熱雑音によって雑音が大きくなります。
例としてDL103などは内部抵抗が40Ωですのでこれだけで入力雑音は-150dBV(S/N=約80dB)程度となり、これに入力抵抗ロスを(AITの場合は発生しない)差し引くと実使用時のS/Nは78dB程度(物理特性なので高S/N機を使用しても変化しない)になります。

以下はAIT PHONO EQの性能です。
入力ショート時(測定時の標準方法)の雑音性能は約-152dBV、0.3mV入力時S/N=82dB(A)です。
入力から出力まで信号径路にコンデンサを使用しない回路構成としています。

一見並の性能ですが、FULL BALANCE構成の場合1つの入力端子に入力される大きさは通常の1/2になりますので、これを考慮すると
unbalance換算で-158dBV(検証済み)となります。

とは言っても、再生時はレコード板を針が擦る時発生する摺動雑音の方が圧倒的に大きく余り意味は無いかと思います。


基板サイズは140×100
専用電源基板は100×70となります。
12Vバッテリー駆動も可能で専用充電基板も用意しています。

2016/02/11 AM 07:01:21 | Comment(0) | TrackBack(0) | [製作記事]

お知らせ
AIT製STEREO POWERの音質向上策についてお知らせします。

AIT製MONO POWERの評価が概ね好評でSTEREO POWERより良い音質との評価を頂いておりますが、その原因を調査しSTEREO POWERも同様にならいか検討しました。

結果、電源回路にLDO型reguratorを搭載し若干の部品変更をすれば、MONO POWERの性能と音質に近づくことが分かりました。
THD+Nが
1kHz10W:  0.0007%  
6kHz10W:  0.001%
程度になります。
最大出力は変更後も殆ど変わりません。

興味、変更希望のある方は当方にお問い合わせ下さい。

2016/01/24 AM 12:24:22 | Comment(0) | TrackBack(0) | [製作記事]

設計中の回路
引き続いて設計中の回路をお知らせします。

当方PREアンプにMC用PHONO Equalizerを搭載できるようになっていますが、これの改良型を設計中です。
ただPHONO アンプを低雑音化しても音盤の摺動雑音の方が圧倒的に大きく、効果はあまり無いかも知れません。

1 DAC/PRE/POWERと同様にFULL BALANCE構成とする
  (同一回路を4系統搭載)
  出力はbalanceとunbalance装備

2 入力部はPNP型低雑音トランジスタを多数並列接続し低雑音化する
(MCの様に信号源抵抗が低いときはPNP TRの方がFETより有利)

3 従来と同様に信号径路にはコンデンサを挿入しない

4 Equalizer部は2段構成とし、補正誤差を無くす
 (従来と同じ)

5 MC入力は帰還回路によって入力インピーダンスを変えられるようにする。
 (1Ω程度の低抵抗カートリッジでも使用可能)

6 ハムを低減するためバッテリー駆動も対応可能、
  その際、充電回路を搭載できるので、同一筐体化可能


2015/11/10 PM 08:25:42 | Comment(0) | TrackBack(0) | [製作記事]

検討中の基板
以前ブログでルビジュームクロックを採用しても音質改善の効果は少ないとの考えを述べていますが、最近、この考えが正しいかの様にXtal発振を用いた音声処理用発振器が発売されています。

高音質化には周波数の安定度では無く、キャリア近傍(高々10kHz以内)のC/Nが重要です。
与えられた発振素子(Xtal resonator)を最良C/Nで発振させるには、Qを低下させることなく、発振素子(共振容量を含めた)中心周波数(=0°位相)で発振限界増幅率付近で低雑音動作させることが必要です。

現代の一般的な発振回路は単セル型CMOS NOT回路(入出力を高抵抗で帰還するとリニア増幅回路になる)を用いることが多いです。
この回路で上記条件を満たすように発振回路を設計するにはネットワークアナライザー等を使用しないと不可能です。さらに利得は固定になり制御できず雑音も小さくなりません。
当方の経験ではメーカー推奨回路はQが低下、若しくはXtal resonator中心周波数になっていない事が多いようです。(発振動作を重要視するので当然ですが)


当方が検討中の発振回路はこれらを原理的に解決するため以下の方法としました。

1 Xtal resonator の共振点(0°位相)発振とする
2 そのため増幅器は高fT(6.5GHz),低雑音(NF=1dB)トランジスタを用いた非反転とする
3 利得を発振限界付近に設定するためALC(Auto Level Contorol)を採用する
4 数kHz付近のC/N改善のため同じXtal resonator を用いたBPFを挿入
5 BPF出力は高fT,低雑音トランジスタを用いたCML(Current Mode Logic)回路で振幅位相変換を小さく波形整形(立ち上がり下がりを高速化)
6 出力は同軸(SMB)とLVDS(HDMIケーブル可能)
7 この回路は原理的に周波数の制限は無い(100MHz程度は可能)


評価基板(10MHz)で暫定音質評価は他の発振器より良好の様でした。


2015/11/10 PM 09:19:19 | Comment(0) | TrackBack(0) | [製作記事]

ES9018K2MのDSD512動作
前ブログでES9018K2M(以下K2M、ES9018SはSとします)DSD512は正常動作しないと記載しましたが、当方が再確認したところ問題なく動作するようです。
ESS社は保証していませんが、これはSも同様とのことです。

Sの場合、mclkのC/N,位相等によって異常動作、S/N悪化がありますが、K2Mはこれらの影響を殆ど受けず少なく共DSD512(PCM=>DSD512変換も可能)はSより良い特性です。

ただし同期mclkを入力し、K2Mを同期動作(sync)させDPLLをOFF(=NBW)にする必要があります。
AIT DACはFPGAでジッターを抑圧した同期mclkを全てに用いていますので、ジッターによる音質劣化はS/PDIF入力でもありません。
(通常使用するDIRで生成の同期mclkはジッターが多く、音質が大幅に劣化します)


K2Mはmobile用となっているため、Sより性能が劣ると思われている様ですが、当方の評価ではK2MとSは同等性能です。
AIT DACを当所から使用されている方の中にはK2Mの方が良いとの感想を持っている方も複数おります。

2015/09/07 PM 10:03:06 | Comment(0) | TrackBack(0) | [製作記事]

80Wパワーアンプ
2015/5/14に案内しました出力増大型が完成しました。
BTL,classA動作としていますので、放熱を考慮しMONOになっています。
最大出力は約80W、THD+N(1kHz)は0.001%以下、S/N(A)=130dB程度
と従来機以上の性能になりました。
特に10W以上時の歪みを低減する回路としています。
試聴では音質は従来機と同様ですが、中出力でも出力増大した効果が出ているようです。

下写真が外観です。
LCD 表示がありませんが従来機と同様装着することができます。



下写真がTHD特性です。


2015/07/13 PM 08:36:30 | Comment(0) | TrackBack(0) | [製作記事]

DIT製作
最近は試聴感想をお送り頂けないことが多くなっているため、ブログ掲載が少なくなっております。

一方当方の設計にあたりデジタル音声の送信機(DIT)の使い勝手が余り良くないので再設計しました。
不要になったDAC基板を若干改造し、出力信号状態をLCD表示、
設定はリモコンを使用し、多数のSWをケースに取り付けるより手間が省けました。

出力はS/PDIF同軸、光、I2S等の直接出力またHDMIケーブル駆動もできます。
PCM時のサンプリング周波数は44.1kHz〜384kHz
DSD時は2.8MHz〜24.576MHz

正弦波音声信号はDDSを用い低歪み高S/Nを実現しています。
正弦波以外に矩形波、鋸歯状波、インパルス、Jtest(ジッター測定用信号)、マルチ正弦波(15波の正弦波の同時出力)、PN(PseudouNoise=疑似雑音)を加えました。
インパルスはマルチ正弦波と同様に周波数特性の一括確認、
矩形波、PNはDACの大入力時の挙動把握等に用いる事ができます。

周波数(信号種別)設定、レベル設定はL/R個別若しくは連動が可能です。
S/N測定を容易にするためMUTE機能を付け、
周波数確認のためカウンターも内蔵しました。






2015/06/17 PM 08:46:46 | Comment(0) | TrackBack(0) | [製作記事]

DSD512及びPCM384対応DAC
以前ホームページでDSD512及びPCM384に対応可能とお知らせしましたが、ほぼ設計が完了しましたのでお知らせします。

現状ES9018S使用DACとしています。

入力はPCMがfs(Hz)=44.1k、88.2k、176.4k、352.8k、48k、96k、192k、384k
DSDは2.8224M、5.6448M、11.2896M、22.5792M、3.072M、6.144M、12.288M、24.576Mとなります。

DACチップに供給する際のPCM=>DSD変換もDSD128、256、512を選択でき非変換も従来と同様に設定できます。
DPLLのBWがLowestでも正常動作は従来と同様です。

更新はFPGAの書き換えとなりますが、2013/6以降購入された方の基板(基板番号AIT31-3e,AIT31-3f)が変更可能となります。
前記以外の基板については若干の改造をすれば実施可能です。
またPCM384、DSD受信にはUSB又はHDMI入力が必要です、S/PDIFだけの場合は出力がDSD512に追加設定できるのみです。

搭載希望の方はお問い合わせ下さい。

ES9018K2M使用DACについては未検討ですが、受信はES9018Sと同様になります。
PCM出力は全て対応可能で、PCM=>DSD変換時はDSD256迄となります。
理由はES9018K2Mの仕様に依っています。





2015/05/25 PM 10:41:32 | Comment(0) | TrackBack(0) | [製作記事]

パワーアンプ出力増大
昨年、20W×2出力のSTEREOパワーアンプを開発しキット販売しておりますが、これを元に出力増大型を検討中です。
従来機にパワー不足を感じている方等、興味がありましたらメールで問い合わせて下さい。

1 モノラル構成とし、最大出力は約80Wの予定。

2 出力に応じた自動biasでclassA〜B動作可能。

3 実効出力を数字表示、負荷抵抗に応じ表示電力も変化します。

4 完全なBTL構成、出力トランジスタのエミッタ抵抗無し等は従来機と同じです。

5  THD+N(20kLPF)=0.0007%程度(50W,1kHz)、10W時の6kHz以上のTHDは従来機より良好。
   S/N(A)=130dB(FULL POWER時、入力換算雑音は従来機と同じ)
   周波数特性、DC〜300kHz程度     

2015/05/14 AM 04:51:36 | Comment(0) | TrackBack(0) | [製作記事]

チャネルデバイダー完成
昨年公表しましたチャネルデバイダーが、評価が完了し完成しましたのでお知らせします。
興味のある方はホームページ記載のメール宛にお問い合わせ下さい。
下の写真は基板部品装着状態です。
高域、中域、低域、高域、の音量及び周波数の設定が可能です。
DIPSWで設定するためVRと異なり再現性があり、LRの特性が一致します。フィルターは0.1dBrippleの3次chebyshev型ですのでbutterworthに比べ肩特性が急峻で、crossover付近で2個のスピーカーからの出音は少なくなります。
(4次linkwitz=square butterworthフィルターも搭載できるようにしましたが肩特性がなだらかなため好ましくありませんでした)

THD(-100dB以下)、S/N(110dB以上)と当方PREと同等で各出力をAITパワーアンプに接続しても雑音は殆ど検知できません。
L/Rで使用する場合は2枚の基板を、電源はDACorPREと同じ基板を使用できます。





周波数可変ブロックを装着した状態です。
周波数はhttp://aitlabo.net/blog/?c=002ブログ「周波数可変チャネルデバイダー特性」で示された特性となっています。
これ以外の周波数は抵抗値変更で対応可能です。
周波数が決定している場合はDIPSWを無くした固定抵抗ブロックも用意しています。


2015/03/26 PM 09:14:49 | Comment(0) | TrackBack(0) | [製作記事]

周波数可変チャネルデバイダー特性
2014/9に公表しましたチャネルデバイダーを改版し、周波数可変型にしました。
外形、性能、機能は同様です。
周波数変更用抵抗ブロックが基板上部に搭載されます。
16段階に設定可能、下にその特性を示します。
周波数が決定した後、固定値にすることもできます。

1 外形は100mm×140mm、1枚は1CH分(DAC基板の1/2)
2 fullbalance(unbalance可能)、3way用
3 電源はDAC/PRE用を使用可能(±12V)、SPOT REG採用
4 全出力電流駆動可能
5 MID,High出力はRDIPSWでレベル調整なので設定が容易
6 電源ON/OFF時のミュート機能有り
7 高S/N,低THD(PRE,DACと同様性能)

>

2014/11/04 AM 02:37:57 | Comment(0) | TrackBack(0) | [製作記事]

I2Sについて
掲題のI2Sは、PCMデジタル音声の機器内インターフェースですが、これを外部機器と接続するときの標準規格名と思われている方が多くいるようです。
「DSDをI2Sで接続する」というような内容は一般的電子回路設計者には意味不明の言い方です。
DSDはPCMと同様音声のデジタル化方法を意味し、
I2SはPCMデジタル信号の機器内インターフェース方式を指します。
ここでDSDもオーディオ業界のみ通じる言葉で、一般にはPDM(Pulse Density Modulation)と言います。

DSDは汎用の接続規格がありません(一部DoP等ありますが一般的ではありません)ので、個人的にSACDP等を改造しDSD信号を取り出し、それをLVDSに変換しHDMIケーブル等でDACに伝送する事が考えられます。
この時PCMも同様に伝送でき、必要な信号数も3〜4であり、PCMのインターフェースがI2Sを用いていることが多いため「DSDをI2Sで接続する」と言うような言い方になっていると思います。

ところが、最近当方が改造したSACDP(SA8004)はI2SでなくLeft Justify(左詰)でした。(当方のDIRとのインターフェースもLJですが)I2Sとして接続した場合、音声であることは確認できますが、大きな歪み(MSBの一つ下位bitがMSBになり、L/Rが入れ替わります)が発生しますので原因の特定は容易です。
FPGAのプログラムを少し変更し対処しました。

2014/10/17 PM 08:46:46 | Comment(0) | TrackBack(0) | [製作記事]

チャネルデバイダー特性
チャネルデバイダーの一次試作基板が完成しました。

1 外形は100mm×140mm、1枚は1CH分(DAC基板の1/2)
2 fullbalance(unbalance可能)、3way用
3 電源はDAC/PRE用を使用可能(±12V)、SPOT REG採用
4 全出力電流駆動可能
5 MID,High出力はRDIPSWでレベル調整なので設定が容易
6 電源ON/OFF時のミュート機能有り
7 高S/N,低THD(PRE,DACと同様性能)

周波数を可変できるように検討中です。

下が組み立てた基板です。



特性例です。
上がchebyshev型、下がbutterworth型です。
再合成特性とは分割した出力を再度ベクトル加算しています。
スピーカー特性と合わせてほぼ平坦な特性が必要です。



2014/09/19 AM 06:10:41 | Comment(0) | TrackBack(0) | [製作記事]

チャネルデバイダー
multi way 用チャネルデバイダーを作製しようと思っています。

最近はデジタル方式が主流になっているようですが、これには大きな欠点があります。
汎用性を持たせるため、通常アナログ信号をADCでデジタルに変換した後デジタルフィルターで帯域毎に分割し、再度複数のDACでアナログに戻す樣になります。

入力がデジタル音源だけであればDAC=>ADC部が不要ですが、それでもデジタルで分割された信号をアナログに戻す複数の高音質DACが必要となります。
デジタル音源の場合はアナログ信号にするため前段にDACが必要な場合があります。

理想的なDAC=>ADC=>DACであれば変換による音質劣化は有りませんが、当方DACの評価から分かるようにこのような事はあり得ません。


帯域分割を従来のようにアナログで行えば必要なDACは1台となります。
新しい技術ではありませんがアナログによるチャネルデバイダーを以下仕様で開発しております。

1 FULL BALANCE構成(パワー、DAC,PREと同様)

2 分割帯域はLOW,MID,HIGH、SUBSONIC
  (分割周波数は指定頂くオプションとなります)

3 フィルター特性は、60dB/dec rolloff、3次SALLEN KEY型

4 MID,HIGHはSW(VRで無く)でレベル可変

5 全出力電流駆動可能(AITパワーアンプを使用すれば専用ケーブル不要にできます)

6 基板サイズ 100mm×140mm
  (DAC、PRE基板の1/2、L/R合わせて200mm×140mm)

7 L/Rは電源を含め全て分離(DUAL MONO)構成
 

2014/09/03 PM 11:37:11 | Comment(0) | TrackBack(0) | [製作記事]

ES9018K2M試聴機
ES9018K2M使用DAC基板は完成しておりますが、試聴機を用意していませんでした。
現有ES9018S試聴機2台の内1台をES9018K2Mに変更し試聴頂けるようにしました。
2機種同時試聴は予定作成上困難ですが、個別に申し込み頂ければ両機試聴可能です。
他にPREアンプ、パワーアンプ試聴機も準備しております。
申し込みはホームページから当方にメール下さい。

その際住所、氏名、電話番号の記載御願いします。
往復の送料負担(送付時着払い、返送時元払い)して頂ければ貸し出しします。

2014/08/23 PM 09:08:25 | Comment(0) | TrackBack(0) | [製作記事]

K2M使用DAC基板について2
ES9018K2M使用DAC基板について追加機能です。

K2M仕様に追記しましたが、

PREと同様に電流駆動出力可能です。電圧出力と切り替え使用できます。

またES9018K2Mの同期mclkを外部から直接供給できる回路も設置しています。
入力は簡易絶縁処理し、50/75Ω同軸又はLVDS形式となります。
電子回路に詳しい方を対象としています。

2014/07/21 AM 07:32:52 | Comment(0) | TrackBack(0) | [製作記事]

K2M使用DAC基板について
ES9018_K2M 使用fullbalance DAC基板の頒布についてお知らせします。

現状ES9018S使用基板の仕様を見直し整理し、PCM=>DSDrealtime、45MHzmclk、同軸×1、光×1を標準装備とします。
標準仕様の場合価格は¥128,000とし、ES9018S機と比べ同仕様なら¥22,000安価になります。
ES9018S基板と完全互換ですので差し替え使用する場合は、他のオプション費をより安価に設定する予定です。


ES9018_K2Mのsync動作は同期mclkを入力しなければ正常動作しません。S/PDIF入力で設定しても動作はしますがジッターのあるmclkなので音質は改善しません。
一方当方はFPGAによってジッターを大幅に抑圧したmclkを生成していますのでS/PDIFであっても音質劣化が少なく、K2Mのsync動作(Nobandwidth)可能になっています。
音質評価については前ブログ等を参照して下さい。
試聴は基板差し替え使用するのであれば対応しますのでメール等で連絡御願いします。


2014/07/12 AM 12:48:28 | Comment(0) | TrackBack(0) | [製作記事]

ES9018_K2M使用DAC基板
ESS社よりES9018Sと同様機能のmobile?用DACチップが発表されています。

ES9018K2MとES9018Sの主な仕様上異なる点は
1 パッケージ 28pQFN、 64pQFP
2 電流出力数 2CH 、  8CH
3 DPLL動作 sync/async、asyncのみ
4 PCM_LPF     IIR/FIR、  FIRのみ

他にもありますが省略します。

当方が興味を持ったのは項目3です。
ES9018S仕様書に記載されているNoBandwidthは音切れが激しく使用できませんでした。
原因はDPLLを常時async(非同期)動作させているためですので、DPLLを固定したsync(同期)動作させれば解決すると考えていました。

このES9018K2MをES9018Sと置き換えて基板を作製し動作させました。
分かり難い説明書でしたがES9018Sで経験がありましたので、数日で検討が完了し、現在関係者が試聴しております。
基板は従来と完全に互換性がありますので置き換えは容易です。
DACチップのみを置き換え他回路は全く同じですので音質等の比較には最適です。

音質評価の第一報では、NoBandwidth(K2M仕様書ではDPLL_BW=>OFFとなっている)とLowestの音質は若干差があるようです。


当方DACの場合S/PDIF、I2S(PCM)、DSD入力全てNoBandwidth(sync)で正常動作します。
async時はLowest動作となります。(音切れが無いような設定としています)


測定性能上の差は殆どありませんが、音質は僅かに異なるようです。

価格等は未定ですが、興味がある方はお問い合わせ下さい。



DAC基板全体写真です(出力RCAは外しています)


DACチップ搭載部拡大写真です

2014/06/28 PM 08:38:10 | Comment(0) | TrackBack(0) | [製作記事]

パワーアンプ説明
パワーアンプについての説明です。

BOLOCK DIAGRAMです。



biasはOクロス時の電流を測定し、制御しています。
自動設定時は信号のピークを5μsで検出し、最適なbiasにしその後は数秒ごとに少しづつ小さくし、設定値より大きな信号を検出すると再設定します。常に信号応じclassAになるよう動作します。



BTLをclass毎にシミュレーションした特性です。



2014/03/18 AM 12:02:25 | Comment(0) | TrackBack(0) | [製作記事]

ギャプレス再生について
PC等を用いてのギャップレス再生について、amaneroCOMBO384での結果報告です。

土、日と組込みや再生の確認をしており、また、この機会にAmaneroボードの
ノイズ対策等しておりまして、ご連絡が遅れました。
お許しください。

結果として、ほぼ100%ポップノイズは無くなり、大変快調です。
(ファイルによって、再生開始時にほんのちょっとノイズが出る時がありますが、
 ほんとに稀、不定期・偶発的で、ファイルそのもの或いはPC側の原因と思います。)

PCM⇔DSD、サンプリング周波数の変更再生時にキチンとミュートが掛かり、
精神衛生上も大変宜しいです。

若干懸念していたギャップレス再生ですが、こちらも全く問題なく、嬉しい限りです。
これはFoobarだから可能なのか、それともAmaneroDDCが同一ファイル・サンプリングの場合、
現状態を記憶していて信号を流し続け、信号中断を起こさないようにしているのか、
電気オンチの私には判りませんが、
いずれにせよ、PCからのファイル再生で一つの大きなネックがギャップレス再生の問題ですので
まったくもって有り難いです。

一番のワガママを言えば、上記の切り替え時に瞬時のミュート・再ロックが行われれば、
最高なんですが、そんなDACは今のところ、世界中どこにも存在しませんよね。

最後に、冒頭ちょっと書きましたAmaneroのノイズ対策ですが、
非常な好結果でした。
さすがAIT-DAC、上流の整備・改善に敏感に反応してくれますね、最高です。
それと、Amaneroは、ホント、コスパ抜群です。

2013/11/26 PM 09:10:59 | Comment(0) | TrackBack(0) | [製作記事]

PREAMP仕様
PREアンプについて問い合わせが多くありますので、本ブログで概要をお知らせします。頒布可能ですので、ご希望の方はホームページからお問い合わせ下さい。

1 入力数:最大4、全CHFULL BALANCE構成で各CH unbalance入力も可能、COMMONを含め全信号切り替え

2 入力インピーダンス:各CH 入力抵抗を300Ωと10kΩ切り替え可能


3 音量調節方式:リレー切り替え定抵抗(300Ω)ATT方式、0.9dB/step、64step を4回路使用、ポテンショVR又はリモコンで設定、LRbalance設定可能

4 出力数:最大balance×2又はbalance×1unbalance×2、
unbalance入力時balance出力可能

5 出力方式:全出力電流駆動(7mArms)可能、SW切り替えで電圧駆動になります。



6 リモコン:汎用TV用を使用します。4社のcodeに対応しています。(32b,NECフォーマット)
音量調節、入力切り替え、ミュート、LRバランス、CHメモリー(各入力のLRバランスを含めた音量を記憶します、比較試聴に使用可能)


7 PHONO EQ:MC用昇圧トランス不要型です。電圧電圧(従来形)と電流電圧増幅方式を設定できます。

8 基板:電源はDACと同一品使用(140×140)、PREの外形(200×140)はDACと同じです。

外観等は近々掲載します。

2013/08/10 PM 08:25:42 | Comment(0) | TrackBack(0) | [製作記事]

PREAMP試聴機
このところDAC機の製作に忙しくPREAMPの試聴機に手が着か無い状態でした。
ようやくPREの試聴機が完成しましたので、ご希望の方はDACの時と同様にメールで申し込み下さい。

このPREはリレー切り替え定抵抗ATT方式で、入力抵抗が300Ω(BALANCE時600Ω)と低くなっていますので、300Ωを駆動できない装置では使用できません。(頒布機は変更する予定です)
基本的に当方製DACとBALANCE接続するようにしています。
出力はBALANCEとUNBALANCEがあり、BALANCE出力は専用のケーブルを用いれば電流駆動が可能です。
また市販のリモコンにも対応していますので操作性が良くなっています

MC対応のPHNO EQも搭載していますが、使用するPICKUPによっては特性が変化します。
昇圧TRANS、CUPPLINGコンデンサを使用しない回路です。
試聴希望時はPICKUPの特性を伺うことになります。




2013/07/03 PM 11:37:11 | Comment(0) | TrackBack(0) | [製作記事]

ES9018master clock 周波数変更
2013/4/20のブログ末尾に記載しました、ES9018のmclk周波数変更と直接供給について問い合わせが多くありますので、改めて検討しました所、今まで購入された殆どの基板に対応可能になりました。
ただし、45.1584M/49.152MHz固定になりDIPSW,LCD表示等を操作しても変わりませんが、この周波数であればDAC機が受信できる全ての信号(PCM4倍速、DSD256迄)で正常に動作しますので問題は無いと考えます。
変更費用、納期についてはお問い合わせ下さい。


2013/05/17 PM 08:46:46 | Comment(0) | TrackBack(0) | [製作記事]

PREAMP進捗状況
過日お知らせしましたPREAMPは検討が進んでいます。
定抵抗ATT方式は1.2dBSTEPで-70dB以下まで0.1dB精度で設定可能ですのでGANG ERRORで悩む事は無くなります。
設定方法は通常と同じように回転ボリューム設定としていますので設定値も回転位置記憶になりrotary encoderの様な違和感は無くなります。各設定値にはチャタリング防止を施していますので使用中にリレーがカチカチすることはありません。
同じ基板でmultiplying DAC方式にも対応できますので組立て、性能を測定したところATT方式とほぼ同じでした。リレーの動作音がしないのが利点です。
両方式とも信号GNDと制御回路GNDは完全に絶縁してありますので音質劣化の原因はほぼ排除できます。

さらに電流駆動回路を搭載していますので効果が期待できます。内部SWで電圧駆動にも切り替え可能です。


DAC基板のmaster clock周波数は現在22.5792M/24.576MHzですが、これを2倍の45.1584M/49.152MHzにしたところ音質の改善がありました。FPGAを経由してES9018に供給すると雑音が混入する可能性があるため直接供給するようにしましたので、現状の基板では対応できなくなってしまいました。

2013/04/20 AM 05:52:29 | Comment(0) | TrackBack(0) | [製作記事]

PREAMP
パッシブATT方式レベルコントローラーを採用したPREAMP基板を設計しています。
一般のオーディオ機器のレベル調整は可変抵抗器を電圧分割器として使用していますが、高性能な調整には定抵抗のATT方式が用いられます。RFの場合は必ずこの方法を採用します。
1.2dBSTEP可変とし、6段構成にすれば75dBまで調整できます。特性抵抗は何Ωでも良いのですが、今は300Ω(balanceで600Ω)程度にしています。
設定方法はSW、又は通常使用方法と同様なVR等で行います。
4つのbalance入力切り替えを搭載し、ATTもbalance構成としており、当然unbalance接続も可能です。

同じ基板に電子ATT方式の回路を搭載できるようにもなっています。multiplingDACを使用しますので汎用に用いられるVCA方式とは異なります?。

両方式共、L/Rの各GND、FPGAのGNDは完全に絶縁しています。


また出力は電流駆動も可能な回路構成としており、さらにAITDAC基板出力を電流出力に変換するV/I基板が付属しています。

基板サイズはAITDAC基板と同一に、電源はDAC用を用いることができます。

おまけにMCを直接接続可能なRIAA phono equalizerも搭載しました。

2013/03/27 AM 01:21:07 | Comment(0) | TrackBack(0) | [製作記事]

DSD/I2Sインターフェース
DSD信号を当方DACに接続する場合、信号源としてはSACDPとDDCがありますが、DSDインターフェースはS/PDIFの様な標準規格がありませんので送り側に合わせてDAC側が対応しなければなりません。
一方DSDに必要な信号はI2Sと同じ信号数が3〜4系統ですので共用可能です。
DSDの場合BCK,mclk,Ldata,Rdata
I2S(=PCM)の場合BCK,mclk,LRCK,Sdata となります。
BCKはdataのタイミングクロックです。
mclkはBCKの整数倍周波数のマスタークロックです、必須信号ではありませんが、当方DACはmclkを使用してジッター抑圧していますので必須信号です。

これを組み合わせBCKとmclkは同一線とするのが一般的ですが、DSD_LdataとI2S_LRCK、DSD_RdataとI2S_LRCKの組み合わせが2種存在しています。
さらにmclkの周波数も11.2896/12.288MHz、16.9344/18.432MHz、22.5792/24.576MHz、90.3168/98.304MHzがあるようです。

これらに対応するため、今までは組み合わせに応じてFPGAを変更していました。

最新のFPGAではDSDとI2S判定を含め、上記信号も自動検出、切り替えするようにしましたので、DSD時のLdata、Rdataを正しく配線、設定すればI2Sとの組み合わせは考慮する必要が無くなりました。

基板のDSD/I2S入力はisolator付き2系統、S/PDIFは同軸×2、光×2となりす。






2013/01/24 AM 12:24:22 | Comment(0) | TrackBack(0) | [製作記事]

基板改版 
dualES9018DAC基板を改版し、EEPROMを搭載可能とし種々の機能向上、それの伴いFPGAの容量が2倍品を用いることにしました。現状ですとPCM=>DSD変換を組み込んだため使用率が98%となってしまい、仕様変更し難くなっていました。
従来仕様であれば価格は変更しませんが、今までお断りしていた機能が搭載できるようになります。
またFPGAのmaster clock周波数を22.5792/24.576MHzから45.1584/49.152MHz (基本波発振ですのでC/Nは良いです) に変更可能ですので性能向上が期待できるかも知れません。

2012/12/19 AM 06:10:41 | Comment(2) | TrackBack(0) | [製作記事]

DAC開発雑感
現在頒布している4TRANS、dualES9018DACの回路が確定してから約1年が経過しました。そこで反省の意味も込めて設計、検討した項目を整理してみます。

1 音源に依存する数10ps程度とJITTERは僅かであっても音質を損なうが、数10ppm程度の周波数の安定性、精度は影響を与えない。
2 AC電源経由の雑音(インバーターを用いている場合それによって発生する高調波歪み)が悪影響を与える。視聴環境によってはBATTERY駆動、200V使用等はこの影響を低減する場合がある。
3 従って音源に依存するJITTERを除去すれば、S/PDIF接続は同軸より光の方が音質劣化が少ない場合がある。
4 JITTERを除去すれば、I2S等とS/PDIF接続との音質差は無くなる。
5 PCMはDSDと比べJITTERによる音質劣化が大きい。DSDはS/Nの劣化になる。逆に言えばJITTERを抑圧すればPCMとDSDの音質差は余り無い。
6 JITTERはあらゆる箇所で発生するので、LOGIC回路といえどもanalog的見方で設計する必要がある(配線長、伝送方法、電源など)
7 over sampling filterは使用法に依っては根本的な音質劣化の要因になる場合がある。ただしこの状態の音質が正しいと思われているかも知れない?
8 DACチップの電源は、出力インピーダンス、周波数特性を最良にする必要がある。可聴周波数帯の電源波形がそのままDAC出力に現れると想定した方がよい。S/N=120dBであれば電源雑音は1μV以下にする必要がある。
9 通常のS/N無信号時として測定するが、信号を入力するとNOISEが10dB程度悪化する場合がある。DSD時に発生し易い。
10 I/V変換はSLEW RATE、fTに注意しないとTHDが悪化する。OPAはfT付近になると非線形動作が発生し易いが、IV出力はこの帯域を含む。
11 DAC回路のリターン電流径路を正しく把握して電源回路を設計する必要がある。プリント基板のトレースの抵抗値(0.5mΩ/□)は通常の線材と比べ10倍以上あるので、広いトレースにしても、特殊な処置をしない限り、余り効果がない。     

2012/12/09 AM 02:06:21 | Comment(0) | TrackBack(0) | [製作記事]

SACDからのDSD128/256変換
SACD再生時のジッター特性を測定しました。
SACDP出力を、AITDAC(ES9018)での直接再生、DSD128/256変換した場合を比べると、SACDP出力以外は殆ど同じ特性になります。
入力回路はisolatorで絶縁、信号は全てジッター除去してDACチップに供給しているため、入力の不要成分は出力に現れなくなっています。
しかしDSDの場合ジッターによる音質の劣化はPCM程顕著でありません。むしろS/Nの劣化に繋がります。PCMの特性もほぼDSDと同じなりますが音質への影響は異なるようです。




2012/11/01 PM 09:46:51 | Comment(0) | TrackBack(0) | [製作記事]

副産物
PCM=>DSD変換の副産物として余り意味はありませんが、以下の機能が考えられます。

1 ES9018のOSF(Over Sampling FilterをOFFとし直接8倍補間したPCM(fs=384kHz)を入力可能。

2 SACDの2.8MHzDSDを5.6M又は11.2Mにアップコンバート可能。 

3 コンパクトな構成としていますので、内蔵LPF(FIR)は4種類以上搭載可能。

2012/10/23 PM 09:08:25 | Comment(2) | TrackBack(0) | [製作記事]

前の30件次の30件








(C)2004 copyright suk2.tok2.com. All rights reserved.