DAC
AIT研究所(aitlabo)の製作記事です
[TOP] [RSS] [すくすくBLOG]

ES9018
ES9018用基板の火入れ状況
期待して動作確認を行ったが、音質は未確認なのでなんとも言えないが、基本的な動作の不具合がある。
大きな問題は、I2S,fmclk=60MHzであっても96k/192kHz時間欠的にMUTEされることである。
推定原因は、DDS(fmaxstep=0.023Hz)を用いたDPLLでCLOCKを再生しているようであるがLOOP FLTERを極度に低くしているため、外乱(振動、温度)、位相ノイズ等によってLOCKはずれが起きやすくその時MUTEとなるようである。LOOP FILTER設定を変えれば多少変化するようだが確認が難しく、JITTER抑圧効果が低減する可能性もある。この現象は他のブログ等にも記載がある。
この点当方製作基板であればほぼ解決するようである。送り側のXTALに手で触れるとLOCKはずれ発生が、当基板(FPGA)の設定で全く無くなる事を確認した。
ES9018等の実効サンプリング周波数は1倍である、そのためJITTERの影響が少なくなっているようだ。LPF設定を"slow"にしナイキスト周波数付近(20kHz,fs=44.1kHz)の場合折り返し成分(24.1kHz)が20kHzと同等レベルで出力されることから判明。オーバーサンプリングしているのはbit数を16or24から32に拡張し、複数並列DACを制御すためのようだ??
またAK4399等と比べ、資料の説明不十分が多く検討し難い。

2011/06/14 PM 01:09:29 | Comment(0) | TrackBack(0) | [製作記事]









(C)2004 copyright suk2.tok2.com. All rights reserved.