DAC
DACの製作記事です
[TOP] [RSS] [すくすくBLOG]

JITTERとPLL
SPDIF(に限らずDIGITAL I/Fの殆ど)から同期CLOCKを再生するにはPLL(APC)を用いている。このとき通信の場合はerroro rateが最小になるような設定を行うが、digital audio の場合は音質を重視しなければならず種々の改良、提案が行われている。PLLはPhase Locked loop(Automatic Phase Contoroll)とあるように制御対象は位相である。周波数(正しくは角周波数)は位相を時間で微分した値であるからJITTER(つまり位相変動)がある信号がPLLに入力されると、再生したclock(VCO)は微分波形に比例した周波数変動が発生する、下図参照。つまり僅かながら音声(特に倍音成分)の周波数が変化することでもある。(SPDIFのbiphaseは無音でない小さければ小さい音ほどJITTERが発生し易いbit並びになる) しかしLOOP応答特性(fn)で制限されfnが低ければ周波数変動は小さくいが、より長時間続くようになる。またJITTER低減効果を大きくするため、fnを小さくするとLOCK時間が長くなり、LOCKはずれも起き易くなる。基本的にアナログ方式で音質に影響しない程fnを下げる事は実現困難。
そこでDPLLを用いたAD1896に代表されるSRCを用いればJITTERは無くなる筈であったが、実際は改善されないようだ。安定性実用性を確保するためfnを比較的高くしているため(数Hz)、出力のJITTERは見かけ上ないが、入力のJITTERを含んだ状態でfsを変換するためと考えられる。一方ES9018等は音質重視でJITTER低減させた方式と言えるが、上記安定性が犠牲になっているようだ。
次回、当方の方式について述べる。

2011/06/16 PM 12:12:14 | Comment(0) | TrackBack(0) | [JITTER]









(C)2004 copyright suk2.tok2.com. All rights reserved.