DAC
DACの製作記事です
[TOP] [RSS] [すくすくBLOG]

ES9018その2
昨日も述べましたようにES9018は開発途中?のデバイスでは無いかと思っていますが、2011/7/22の当ブログ内にMCLKをSynchoronousにすると音質が向上するとのコメント書き込みありました。
ご質問者もきっとLOCK外れ対策として、fsに同期したMCLKを入力し試験してみたところ音質にも影響したため、コメントしたように推測します。しかしこのような対策は、トランスポート側から40MHz以上の同期CLOCKを得られる環境でなければ実現不可能です。

SPDIFのDIRでも同期CLOCK(128or256or512*fs)を再生していますが、JITTERを含んでいるためこれをES9018のMCLKに用いたのでは元も子もありません。しかしLOCKは外れません。

ES9018はreset及びmute後入出力の周波数差が数ppmになるとLOCK外れが発生する(Lowest時)様です。

2011/07/28 AM 06:08:14 | Comment(0) | TrackBack(0) | [製作記事]

ES9018について
ESS社のHyperstream DAC ES9018等は、JITTER低減し高音質を実現したことは評価できますが、実使用の点から見ると非常に使いにくいデバイスの一つです。今、LOCKはずれが話題になっていないES9019採用機種は無いのではないかと想像します。
私は数10年にわたり、電子機器設計、製造販売する大手企業で設計業務を手がけてきましたが、このようなICは、いくら性能が良くても対策できなければ商品化できませんでした。作っても品質保証部門が製造許可しません。
高単価(AK4399の2倍以上)であることから想像すると、このICは量産機器搭載を考慮せず、少数販売だけに限定した技術アピール用に過ぎないのでは無いかと思います。(ICの価格は機能性能では余り支配されず、数量で決まることが多いからです)
説明資料は代理店経由で入手していますが、ほぼRESISTORの説明であり、AKM、ADI、TI社等と比べれば非常に不親切な内容です。

2011/07/27 PM 12:49:48 | Comment(0) | TrackBack(0) | [製作記事]

2DACの音
2011/7/15ブログで1DACより2DACにした方が音質良いようだ?と記載しましたが、やはり低音部の威力がさらに増加した音の様です。
電源は完全に分離していますので、ICで考えられるのはVSS(=GND)経由で何らかのXtalkが発生?しているのでは無いかと想像しています。SPDIF接続線種でも変化するようであり、他にも原因があるかも知れませんので継続調査したいと思っています。

2011/07/25 PM 12:28:19 | Comment(0) | TrackBack(0) | [試聴結果]

プリント基板
プリント基板の設計は、殆どの設計者は専門業者又は専任者に任せてる場合が多いのではないかと思います。私も数年前まではそのようにしていました。いざ設計を依頼してしまうと、変更しようとしても直ぐには依頼せず、極端な時は依頼先から「変更はまとめて」という様な要求までされることがありました。それで完成した基板は満足できず、あきらめて作成する羽目になったこともあります。
当DAC基板は私自身で設計しています。基板を設計中不都合な配置になる場合などは回路、FPGA PIN配置を変更していますので、パターンの錯綜は殆どありません。またガードパターン、リモートセンシングパターンなど特殊な場合も考えた通りに設計でき、配線も流れる信号を考慮し長さ、幅、配置を決められます。
GNDもべたが全て良いとは限りません、必要応じ切り離した方がよいときもあります。
電源パターンも全てを幅広くする必要もありません、インピーダンスがどの程度になるかを考慮すればよいだけです。
最も注意して設計するのは高速LOGIC回路のGNDです、AUDIO小信号は流れ方向を一定にすること、最低電位(GND)点に信号が流れ込むように配線することが重要です。
つまり、どのような信号パスか、どの程度の精度が必要か、を考えながらパターン設計しています。このような設計は依頼したのでは不可能です。
さらにFREE CADを用いれば高価なCADを導入の必要も無く、基板設計費用は0になります。

2011/07/21 AM 11:19:31 | Comment(0) | TrackBack(0) | [製作記事]

試聴評価
先日AK4399×2型DACを貸し出した方よりの評価結果です。

A 氏(真空管オーディオマニア)
・低域の解像度が高い
・高域の押出しがある
・残留ノイズが測定器(-120dbv)の限界以下

B 氏(オーディオ設計関係者)
・高域の情報量がとてもある
・低域の切れが良い
・スピード感のある音質
・既存のDACでは最高峰のものに近いと感じる
・低ジッター、低ノイズではあるが、動作時の静粛感があまり感じられない

C 氏(生楽器の音に非常に詳しい方)
・高域の情報量はあるが音質が硬めである
・音質ではなく音楽を聴いたうえでは音楽性にやや欠ける
・WADIAのハイエンド機の音と近い音質

となりました。
概ね期待の結果になったようです。
視聴頂いた方々に感謝します。



2011/07/19 PM 12:29:52 | Comment(0) | TrackBack(0) | [試聴結果]

増幅器と発振器
増幅器と発振器は別物と考える設計者は多いと思う。当方は殆ど同じであり、目的が異なるのみと考えている。
どちらも帰還回路を持った増幅器であり、帰還極性が負か正かの違いで増幅器、発振器になる。
基本となる原理は、一巡伝達関数(増幅器、帰還回路をLOOP状に接続した回路)の位相が360°になる周波数で利得が1以上(1を含む)あれば、回路は発振する。一方増幅器とするには負帰還でなければならないので位相が180°回転する周波数の時、利得が1未満(1を含まない)になる必要がある。
ここで発振器では360°となっているが、発振回路として用いる増幅器を反転増幅器(INVERTER発振器等)とすれば、発振位相条件は180°となり、増幅器と同様になる。(非反転増幅器でも一巡伝達関数が0°の時利得1以上とすれば発振器を構成できる)

つまり一巡伝達関数の位相が180°になる時の利得が1を境に増幅器か発振器を決定することになる。
増幅器の性能を無理をして向上させようとすると発振し、発振器を構成しようとすると発振しない、ことなどはこの理由による。発振器の場合振幅は飽和するまで大きくなるので振幅制限が必要。
当方が用いているVCXO、電源回路等はこのような原理を基本にし、SPICEでシミュレーションし、合わなければMODELを修正しながら設計している。NETWORK ANALYZERがあればより簡単に正確にできるのだが?。

以上は線形回路の場合である、BLOCKING 発振の場合は全く異なる。

2011/07/18 AM 06:01:12 | Comment(0) | TrackBack(0) | [アナログ回路]

音質評価
先週、友人宅を訪問した時、さらに驚いたことがあった。
今までは、十分音質は良くなっているので、DACを2個使いしてもさして効果は無いだろうと、暗黙の了解で確認をしてこなかった。
ES9018搭載基板の視聴後、訳あって、貸し出し用のAK4399を2個使いにした基板を試しに視聴した所、即座に低音の切れが?良くなったと伝えられた。私にはあまり分からなかったが、よく分かるのなーと感心した。
結局友人は2個使い基板を採用することとなり、当方の追加作業が発生することになった。
測定データでは-100dB以下でxtalkらしきゴミが変化することは確認しているが、やはりこのオーダーのレベルが音質に影響しているのではないかと再認識している。これを参考にDAC供給seial dataのL/Rを完全に分離(LdacにはLのみのdata、RdacにはRのみのdata)して送るようにFPGAを修正した。結果はどうなるか??

2011/07/15 PM 04:36:09 | Comment(0) | TrackBack(0) | [試聴結果]

スピーカー特性
音響システムを構成するコンポーネントの中で、電気的特性が不明確で不安定なのはスピーカーであろう。一般的に電気音響変換素子の特性としては当然ではある。
下図にJBL社の高級と言われるスピーカーのchannel dividerの電気シミュレーション特性を示す。出力は各スピーカーの公称抵抗で終端している。
SQUAWKERはLEVEL可変できるようになっている。
通過帯域のレベル差は効率差と思われる。
上は出力電力、下は電圧特性である。
中音域の特性は2dB程度うねっている、聴感、音質補正のためと推定できる。この帯域の特性が重要であること、位相特性には鈍感であることの証でもあろう。


2011/07/14 AM 04:54:06 | Comment(0) | [アナログ回路]

音質評価とJITTER
先日、ホームページ記載の友人宅を訪問し新基板の視聴後、音質について講義を頂いた。

1 本物の音(コンサート)に近い音を良いと考える。

2 JITTERが無くなると、低音はまとまり小さく聞こえ、強調されることは無く、静かになる。
  実際コンサートでも同様だよ!。

3 50Hz以下は可聴帯域であるが、その周波数を基本波として演奏できるのはパイプオルガンしか無い、殆どの人は高調波を聞いている。体で感じる部分が多いのではないか。

4 人は音声の位相には鈍感、一方周波数、特に音色を支配する倍音には非常に敏感であると思う。

5 しかし、それぞれの人が全て原音を希望するとは限らない、自分が良いと思えば、それに意見する必要は無い。

というような内容でした。

製作DACの感想は期待に近くなりつつあり、楽器の位置が分かるようになったと評価。
また他に視聴している某氏からは、CDRに書き込んだ状態でも劣化せず、楽器の音が多くなったとの評価もあります。

2011/07/13 AM 08:29:08 | Comment(0) | TrackBack(0) | [試聴結果]

スズメ蜂
難しい?話ばかりなのでたまには気楽な話題にします。
当方、メタボ気味なので近くの和泉川(横浜市瀬谷区)河畔を毎日散歩しています。
最近の都会?の河川は汚れが少なくなり、多くの生物が生息しています。当方の田舎(福島市)より河川環境がよいようです。放射能は別ですが。トカゲは週一、鴨は毎日、蛇は月一、魚は沢山見かけます。
先日5cmもあるようなスズメ蜂が生きているこがねむしを、食いちぎって(ブチブチと言う音が聞こえた)いる様子を撮影しましたのでご覧下さい。





2011/07/12 AM 08:12:09 | Comment(0) | TrackBack(0) | [日記]

FIFO方式JITTER
当方も用いているFIFO型JITTER REDUCERは書き込みと読み出しクロック周波数が異なる。つまりロジック回路に周波数が異なった2つの信号が混在することである。この場合電源、XTALK等によって、必ず、差の周波数がSSBとして現れ、ロジック回路のリミタ動作により位相変調(JITTER発生)成分となり、その周波数差が可聴周波数の場合音質に当然影響する。通常50ppm程度を吸収する必要があるため、差周波数は500〜2kHzとなり人が最も敏感な周波数になる。
この現象は避けられないため次善の策として、差周波数を可聴帯域以外になるようにすれば良い。PLLであれば差は0でありこの問題は全くない、が既述のように音質改善はあまり期待できない。当方式はサーボ回路を用いその差をHz以下としているため、音質劣化が少なくなる。

2011/07/11 PM 12:35:40 | Comment(0) | TrackBack(0) | [JITTER]

ホームページ更新
本日ホームページにAC電源タイプの写真を掲載しましたのでご覧下さい。

2011/07/08 PM 01:44:27 | Comment(0) | TrackBack(0) | [日記]

OPAの思わぬ歪とS/N
OPAの歪S/N定義は信号源抵抗が0Ωの時で定義している。
しかし実際にはこのような使用状態はあまりなく有限値である。下図は当方使用OPAのTHD(逆数表示)、S/N(BW>300kHz)を信号源抵抗Rgに対して測定した結果である。

このOPAの電圧雑音密度から推測したS/N値はBW=300kHzとして約115dBであるので、Rgが1kΩを超えると急激に悪化することが分かる。
この結果より当方は、OPAの駆動能力も考慮し信号源抵抗は1kΩ程度としている。
ただし他のOPAでは異なる可能性はあるが、傾向は同様と思う。

次に高周波信号が入力された時の歪を下に示す。

波形の上部が詰まっていることが分かる。IV変換等高周波が重畳されている場合に用いると、これによって思わぬ歪の発生を招くことになる。

2011/07/07 AM 09:51:24 | Comment(0) | TrackBack(0) | [アナログ回路]

OPAのPSRRとCMRR
OPA(OPerational Amplifier)の特性としてPSRR(Power Suply Rejection Ratio)とCMRR(Common Mode Rejection Ratio)が規定されていることが多い。電源と入力端子間の相対変動と考えれば基本的に両者は同様な特性を示す。100dB以上の値が多いが、これは100Hzor50Hzでの値であり、それ以上の周波数では-20dB/decで減少する、つまり20kHzであれば40〜50dB減じた値となる。PSRRが小さくなると電源経由で出力が入力に帰還され信号の悪化を招く。
その時各入力端子はGNDに0Ω又は600Ωで接続であるが、これをkΩ程度の有限値以上にするとさらに悪化する。一般的には反転及び非反転入力端子から見たインピーダンスを同一にすれば改善するが上記値を超えない。
ここでOPAの電源を高速、低Roとすれば、電源に依存する信号の悪化は防ぐことができる。正負電源をtraking形式にすれば、入力端子と電源の相対電圧は変動しないのでさらに良い。
特性の良いコンデンサで対応する時は、負荷電流による変動を吸収できるような値にしなければならない。

2011/07/07 AM 07:41:10 | Comment(0) | TrackBack(0) | [アナログ回路]

ホームページUP
昨日ホームページを、更新しアップしたので興味がありましたら閲覧願います。写真、仕様等を新規に更新記載しています。

2011/07/06 AM 08:11:02 | Comment(1) | TrackBack(0) | [日記]

LPF
DACのPOST LPFとしてOPAを用いたmultiple feed-backが多用されているが、これは不要信号を選択的に帰還し、所要の特性になるようにしたものである。つまり不要信号(LPFの時は高域)の特性も
必要信号と同等以上に良好である必要がある。ところが通常高域の特性は劣化するのが一般的である。また高周波成分(概ね1MHz以上)が重畳すると非線形動作が顕著になり思わぬ歪発生の原因にもなる。
この問題は、LC梯子型FITERをGICを使用したFDNRを構成(初期のCDPに採用されている、当方の回路は参考記載回路とは異なる)すれば、必要信号は、単に直列L(FDNRではRになる)を通過するのみとなり、劣化が軽減される。
且つAK4399に見られるような、特異周波数(約170kHz)に大きな不要信号が重畳されている場合などは、その周波数にDIP POINTを付ける事も容易となる。

蛇足であるがTIのfreesoft Filter Proは正しくない場合がある、こちらの方が良いと思う。

2011/07/05 AM 09:01:27 | Comment(0) | TrackBack(0) | [アナログ回路]

発振器と位相雑音
JITTERが少ない発振器を構成するには、発振素子に高いQ(選択特性)を如何に実現するかが大きな課題となる。一般に線形発振回路は発振素子の共振点と反共振点の間で発振可能となる(RING OSCILATOR等は異なる)。JITTERを小さくするには発振点を共振点付近に近づけ、且つLOOPGAINを発振限界に近く小さくすると良い。且つバイアス抵抗等はできるだけ大きくし(大きくすると熱雑音によって、位相雑音も増加するので対応が必要)、負荷Qの低下を防ぐことも必要。電源は当然雑音を小さくする必要がある。
最近のdigital通信では非常に小さな位相雑音を要求される場合が多くなっているが、音質に影響するようなJITTERはこれとは異なり可聴帯域内で影響が出ないようにすればよいので、より簡単な異なった、当方が提案しているような方法があるように思われる。

2011/07/05 AM 05:49:34 | Comment(0) | TrackBack(0) | [JITTER]

筐体完成
バッテリー駆動型とAC100V駆動型の2種類の筐体が完成した。
前者は430×430高さ49mm、後者は奥行きが半分の430×230高さ49mmである。バッテリー駆動型と言ってもAC100Vが入力されないと動作はしない、6Vと12Vバッテリーを各2個合計4個搭載し、充電回路も内臓してある。電源をONするとDAC回路に供給する電源は全てバッテリーからとなり、充電回路はシャットダウンさせている。計算上は満充電で約20時間動作可能。
来週にはホームページにアップする予定。
シャーシと入出力(SPDIF、Lout,Rout)のグランドは、音質対策上全て絶縁してある。


2011/07/01 PM 02:20:48 | Comment(0) | TrackBack(0) | [製作記事]









(C)2004 copyright suk2.tok2.com. All rights reserved.