DAC
AIT研究所(aitlabo)の製作記事です
[TOP] [RSS] [すくすくBLOG]

FIFO方式JITTER
当方も用いているFIFO型JITTER REDUCERは書き込みと読み出しクロック周波数が異なる。つまりロジック回路に周波数が異なった2つの信号が混在することである。この場合電源、XTALK等によって、必ず、差の周波数がSSBとして現れ、ロジック回路のリミタ動作により位相変調(JITTER発生)成分となり、その周波数差が可聴周波数の場合音質に当然影響する。通常50ppm程度を吸収する必要があるため、差周波数は500〜2kHzとなり人が最も敏感な周波数になる。
この現象は避けられないため次善の策として、差周波数を可聴帯域以外になるようにすれば良い。PLLであれば差は0でありこの問題は全くない、が既述のように音質改善はあまり期待できない。当方式はサーボ回路を用いその差をHz以下としているため、音質劣化が少なくなる。

2011/07/11 PM 12:35:40 | Comment(0) | TrackBack(0) | [JITTER]









(C)2004 copyright suk2.tok2.com. All rights reserved.