DAC
AIT研究所(aitlabo)の製作記事です
[TOP] [RSS] [すくすくBLOG]

ES9018のDPLL
ES9018の同期クロック再生はDPLLを用いているが、それの位相検出は資料にも"タイムスタンプ"として記載されているように特殊な方法を用いているようです。
これのためか明らかではありませんが、LJ(I2S)インターフェース状態でBW=Lowestでは正常動作しません。
LJ時はDIRで再生したBITクロックからDPLLを構成しなければなりませんが、SPDIF時とは異なったジッター特性になるためと推定します。またDACクロック(80MHz)の品位がよくないこともあるかもしれません。
いずれにしても、高音質なLowestはSPDIFでのみ動作可能ですが、SPDIFでは高fs時動作がより不安定になります。さらにLJ等の場合はMid程度(Default)にしなければ正常動作しないので、DIRを用いた通常のインターフェースでは高音質を達成できません。
前ブログ記載のようにTP側からfs同期クロックを送出できる装置は限られていますので根本的解決法にはなりません。
このICの特徴は、簡単(DIR不要)で高音質(JITTER REDUCER)ではなく、音声用DACとしての性能が非常に優れていることと思います。

2011/09/09 AM 11:36:28 | Comment(0) | TrackBack(0) | [JITTER]









(C)2004 copyright suk2.tok2.com. All rights reserved.