DAC
AIT研究所(aitlabo)の製作記事です
[TOP] [RSS] [すくすくBLOG]

DSD/I2Sインターフェース
DSD信号を当方DACに接続する場合、信号源としてはSACDPとDDCがありますが、DSDインターフェースはS/PDIFの様な標準規格がありませんので送り側に合わせてDAC側が対応しなければなりません。
一方DSDに必要な信号はI2Sと同じ信号数が3〜4系統ですので共用可能です。
DSDの場合BCK,mclk,Ldata,Rdata
I2S(=PCM)の場合BCK,mclk,LRCK,Sdata となります。
BCKはdataのタイミングクロックです。
mclkはBCKの整数倍周波数のマスタークロックです、必須信号ではありませんが、当方DACはmclkを使用してジッター抑圧していますので必須信号です。

これを組み合わせBCKとmclkは同一線とするのが一般的ですが、DSD_LdataとI2S_LRCK、DSD_RdataとI2S_LRCKの組み合わせが2種存在しています。
さらにmclkの周波数も11.2896/12.288MHz、16.9344/18.432MHz、22.5792/24.576MHz、90.3168/98.304MHzがあるようです。

これらに対応するため、今までは組み合わせに応じてFPGAを変更していました。

最新のFPGAではDSDとI2S判定を含め、上記信号も自動検出、切り替えするようにしましたので、DSD時のLdata、Rdataを正しく配線、設定すればI2Sとの組み合わせは考慮する必要が無くなりました。

基板のDSD/I2S入力はisolator付き2系統、S/PDIFは同軸×2、光×2となりす。






2013/01/24 AM 06:48:17 | Comment(0) | TrackBack(0) | [製作記事]









(C)2004 copyright suk2.tok2.com. All rights reserved.